양자컴퓨팅 차세대 양자 하드웨어 경쟁은 물리적 큐비트 수를 늘리는 단계에서 오류수정된 논리 큐비트와 모듈형 연결, 극저온 제어, 대량생산과 시스템 통합 능력을 확보하는 단계로 이동하고 있습니다. 이번 글에서는 7가지 핵심 기술 전망에 대해 알아봅시다.
양자컴퓨팅 차세대 하드웨어 기술 전망 핵심 정리
양자컴퓨팅 하드웨어 경쟁은 지금까지 얼마나 많은 물리적 큐비트를 만들 수 있는지에 초점이 맞춰지는 경우가 많았습니다. 그러나 큐비트 수가 많더라도 오류가 크고 연결성이 부족하거나 제어가 불안정하면 깊은 양자회로를 실행하기 어렵습니다.
차세대 하드웨어에서는 물리적 큐비트 수보다 오류수정된 논리 큐비트의 품질과 실행 가능한 연산 수, 모듈 사이의 연결속도와 전체 시스템의 안정성이 더욱 중요해질 가능성이 큽니다. 양자칩뿐 아니라 극저온 전자회로, 광자 연결망, 실시간 오류해독기와 고전 고성능컴퓨터가 하나의 계산시스템으로 통합되어야 하기 때문입니다.
초전도, 이온트랩, 중성원자, 광자와 실리콘 스핀 방식은 서로 다른 방향에서 이 과제에 접근하고 있습니다. 현재 단계에서는 하나의 방식이 모든 조건을 압도한다고 단정하기보다 각 플랫폼이 오류수정과 제조, 제어 확장성에서 어떤 발전을 이루는지 확인해야 합니다.
| 차세대 기술 | 해결하려는 문제 | 전망 |
|---|---|---|
| 논리 큐비트 | 물리적 큐비트의 높은 오류율 | 큐비트 수보다 논리 오류율이 중요한 지표로 확대 |
| 하드웨어·오류코드 공동설계 | 오류수정에 필요한 과도한 큐비트 | 플랫폼 특성에 맞는 코드와 회로 개발 |
| 모듈형 양자컴퓨터 | 하나의 칩을 무한히 키우기 어려운 문제 | 작은 QPU를 양자 연결망으로 결합 |
| 3차원 패키징 | 제어선과 판독선의 배선 병목 | 양자칩·인터포저·제어칩을 수직 적층 |
| 극저온 제어전자장치 | 상온 장비와 큐비트 사이의 복잡한 배선 | 저전력 제어칩을 큐비트 가까이에 배치 |
| 광자 연결과 양자 변환기 | 멀리 떨어진 QPU 사이의 정보 전달 | 광섬유 네트워크와 마이크로파·광 변환 기술 발전 |
| 산업형 제조·검사 | 소자 편차와 낮은 수율 | 300㎜ 웨이퍼와 자동 검사·보정 확대 |
물리적 큐비트에서 논리 큐비트로 경쟁 기준이 바뀐다
물리적 큐비트는 초전도 회로와 원자, 전자스핀이나 광자처럼 하드웨어에 직접 구현된 양자정보 단위입니다. 물리적 큐비트는 열과 전자기장, 재료 결함과 제어오차의 영향을 받기 때문에 계산 중 오류가 발생할 수 있습니다.
논리 큐비트는 여러 물리적 큐비트에 양자정보를 분산해 일부 오류가 발생해도 이를 탐지하고 보정하도록 구성한 큐비트입니다. 오류수정 코드의 크기를 키울수록 논리 오류가 감소하는 임계값 이하의 상태를 달성하는 것이 차세대 하드웨어의 중요한 목표입니다.
- 논리 큐비트 하나에 필요한 물리적 큐비트 수
- 오류수정 주기마다 발생하는 논리 오류율
- 코드 크기를 늘렸을 때 오류가 실제로 감소하는지
- 논리 게이트를 실행할 때 추가되는 시간과 오류
- 연속 오류수정이 가능한 시스템 작동시간
- 오류정보를 처리하는 고전 해독기의 지연시간
따라서 물리적 큐비트가 많다는 사실만으로 실용적인 계산능력을 판단하기는 어렵습니다. 물리적 큐비트 수가 상대적으로 적더라도 오류율과 연결성, 측정과 초기화 성능이 우수하면 더 복잡한 논리회로를 실행할 수 있습니다.
양자 오류수정에 맞춰 하드웨어가 다시 설계된다
초기의 양자프로세서는 개별 큐비트와 게이트의 성능을 높이는 데 집중했습니다. 차세대 시스템은 어떤 오류수정 코드를 사용할지 결정하고 그 코드에 필요한 연결구조와 측정방식에 맞춰 하드웨어를 설계하는 방향으로 발전할 가능성이 있습니다.
표면코드는 가까운 위치의 큐비트끼리 규칙적으로 연결된 평면형 구조에서 구현하기 좋습니다. 초전도와 실리콘 스핀처럼 칩 위에 배열된 큐비트가 이 구조와 결합될 수 있습니다.
이온과 중성원자처럼 큐비트를 이동시키거나 비교적 먼 큐비트 사이에 게이트를 실행할 수 있는 하드웨어에서는 연결성을 활용한 다른 오류코드를 검토할 수 있습니다. 광자 방식에서는 광자 손실을 중심으로 오류모델을 구성하고 측정과 융합연산을 기반으로 논리상태를 만드는 구조가 연구됩니다.
하드웨어의 물리 오류를 모두 동일하게 취급하지 않고 자주 발생하는 오류가 특정 방향에 집중되도록 큐비트를 설계하는 방법도 있습니다. 한 종류의 오류를 하드웨어 단계에서 억제하면 나머지 오류를 더 적은 자원으로 보정할 가능성이 생깁니다.
보손 큐비트와 오류보호형 큐비트의 가능성
일반적인 큐비트는 물리계의 두 에너지 상태를 0과 1로 사용합니다. 보손 큐비트는 공진기나 빛의 진동모드가 가진 넓은 상태공간에 하나의 큐비트를 부호화합니다.
고양이 상태를 이용하는 캣 큐비트와 격자형 상태에 정보를 저장하는 GKP 큐비트 등이 대표적인 연구방향입니다. 특정 오류를 물리계 자체에서 억제하고 남은 오류만 외부 코드로 보정하면 논리 큐비트에 필요한 하드웨어 부담을 줄일 가능성이 있습니다.
다만 오류보호형 큐비트가 오류수정을 완전히 없애는 것은 아닙니다. 복잡한 양자상태를 생성하고 안정적으로 유지하며 다른 큐비트와 정확한 게이트를 수행해야 합니다. 보호되지 않는 오류와 상태 누설, 측정오류도 계속 관리해야 합니다.
하나의 대형 칩보다 모듈형 양자컴퓨터가 주목받는 이유
하나의 양자칩에 큐비트를 계속 추가하면 칩 면적과 배선, 냉각용량과 제조수율 문제가 함께 증가합니다. 칩의 한 부분에서 발생한 결함 때문에 전체 프로세서를 사용하기 어려워질 수도 있습니다.
모듈형 양자컴퓨터는 일정 규모의 양자프로세서 여러 개를 연결해 하나의 큰 시스템처럼 사용하는 구조입니다. 정상적으로 제작된 모듈을 선별해 조립할 수 있고, 계산과 메모리·통신 기능을 서로 다른 모듈에 배치할 수 있다는 장점이 있습니다.
- 연산 모듈: 단일·다중 큐비트 게이트를 실행합니다.
- 양자 메모리: 중간 계산상태를 비교적 오래 유지합니다.
- 통신 모듈: 광자를 이용해 떨어진 QPU 사이에 얽힘을 전달합니다.
- 오류수정 모듈: 보조 큐비트를 측정하고 오류증후군을 생성합니다.
- 고전 제어 모듈: 펄스와 측정, 오류해독과 피드백을 처리합니다.
그러나 모듈을 연결한다고 전체 시스템이 자동으로 커지는 것은 아닙니다. 모듈 사이의 얽힘 생성이 내부 게이트보다 느리거나 오류가 크면 계산이 연결망에서 병목될 수 있습니다. 모듈 내부와 모듈 사이의 성능 차이를 고려한 알고리즘과 오류코드가 필요합니다.
광자 연결망이 차세대 하드웨어의 핵심이 되는 이유
광자는 광섬유를 따라 이동할 수 있어 멀리 떨어진 양자프로세서를 연결하는 비행 큐비트로 적합합니다. 물질 큐비트가 계산과 기억을 담당하고 광자가 모듈 사이의 얽힘을 전달하는 구조가 연구되고 있습니다.
광자 양자컴퓨터에서도 집적 광자회로와 광섬유 연결은 여러 광원과 측정모듈을 결합하는 데 사용될 수 있습니다. 광자 생성과 조작, 검출을 하나의 반도체형 생산공정에 집적하려는 연구가 진행되는 이유입니다.
연결망의 실용성은 단순히 광자가 이동했다는 사실로 판단할 수 없습니다. 광자 손실과 결합효율, 얽힘 생성률과 충실도, 위상 안정성과 광자 검출효율을 함께 평가해야 합니다.
| 연결 기술 | 역할 | 주요 과제 |
|---|---|---|
| 칩 내부 광도파로 | 광자 생성·조작·검출부 연결 | 전파손실과 공정 편차 |
| 칩 간 광섬유 | 독립된 양자모듈 연결 | 정렬오차와 결합손실 |
| 스핀·광자 인터페이스 | 물질 큐비트의 상태를 광자로 변환 | 광자 방출효율과 주파수 일치 |
| 마이크로파·광 변환기 | 초전도 큐비트와 광통신망 연결 | 낮은 변환효율과 추가 잡음 |
마이크로파와 광자를 변환하는 기술
초전도 큐비트는 주로 마이크로파 신호로 작동하지만 장거리 전송에는 광자가 유리합니다. 따라서 초전도 프로세서를 광자 네트워크로 연결하려면 마이크로파 양자상태를 광학 신호로 변환하는 장치가 필요합니다.
양자 변환기는 변환과정에서 양자정보를 유지하면서 높은 효율과 낮은 잡음, 충분한 대역폭을 제공해야 합니다. 광자가 극저온 장치에 들어가면서 발생하는 열과 초전도 상태의 교란도 줄여야 합니다.
현재 여러 재료와 기계적 공진기, 스핀과 전기광학 효과를 이용한 변환기가 연구되고 있습니다. 다만 변환효율과 잡음, 반복속도를 동시에 실용적인 수준으로 높이는 것은 아직 중요한 과제입니다.
3차원 패키징과 양자 칩렛의 발전
평면형 양자칩은 큐비트 수가 증가할수록 칩 중앙에 있는 큐비트까지 제어선을 전달하기 어려워집니다. 모든 배선을 칩 가장자리로 빼내면 신호선이 복잡하게 교차하고 누화가 증가할 수 있습니다.
3차원 패키징은 양자칩과 배선용 인터포저, 제어전자장치를 서로 다른 층으로 제작한 뒤 수직으로 연결하는 방법입니다. 초전도 범프와 관통전극, 플립칩 구조를 이용하면 큐비트층의 공간을 확보하면서 제어신호를 전달할 수 있습니다.
양자 칩렛은 모든 기능을 하나의 다이에 만들기보다 양자 연산칩과 판독칩, 제어칩을 별도로 제작해 하나의 패키지에서 연결하는 접근입니다. 서로 다른 공정으로 제작한 칩을 결합할 수 있고 불량 다이를 제외한 뒤 조립할 수 있다는 장점이 있습니다.
패키징은 단순한 조립공정이 아닙니다. 연결부의 전기적 손실과 반사, 열수축과 기계적 응력, 패키지 내부의 불필요한 공진이 큐비트 성능에 영향을 줄 수 있습니다. 차세대 양자칩에서는 패키지 자체가 프로세서 설계의 일부가 될 가능성이 큽니다.
극저온 제어전자장치가 필요한 이유
현재 많은 고체형 양자컴퓨터는 상온 전자장치에서 생성한 제어신호를 냉동기 내부의 큐비트로 전달합니다. 큐비트마다 여러 제어선과 판독선이 필요하면 냉동기 안으로 들어가는 배선 수가 급격히 증가합니다.
배선은 외부 열을 극저온 공간으로 전달하며 냉각기의 제한된 공간과 냉각용량을 사용합니다. 긴 케이블에서 발생하는 신호 지연과 왜곡, 시스템 조립의 복잡성도 커집니다.
극저온 CMOS는 제어신호를 생성하고 선택하는 전자회로를 큐비트와 가까운 저온단에 배치하는 기술입니다. 여러 큐비트의 신호를 다중화하고 일부 보정과 판독처리를 저온에서 수행하면 상온까지 연결되는 선의 수를 줄일 가능성이 있습니다.
그러나 제어칩이 소비하는 전력은 열로 변환되며 전기적 잡음이 큐비트에 영향을 줄 수 있습니다. 차세대 제어장치에서는 연산성능뿐 아니라 극저온에서의 소비전력과 잡음, 열을 어느 온도단에서 처리할지도 중요합니다.
초전도 큐비트 하드웨어의 전망
초전도 큐비트는 빠른 게이트와 전자제어, 반도체형 미세가공이라는 장점을 가지고 있습니다. 차세대 기술은 단순히 하나의 칩에 큐비트를 늘리는 방향보다 결맞음과 게이트 정확도, 배선과 패키징을 함께 개선하는 방향으로 발전할 가능성이 있습니다.
- 300㎜ 웨이퍼 공정을 이용한 제조 균일성과 수율 개선
- 재료와 표면·계면 결함을 줄여 결맞음 향상
- 3차원 배선과 양자 칩렛을 이용한 프로세서 확장
- 극저온 제어전자장치와 판독회로 통합
- 표면코드와 보손 큐비트를 활용한 오류수정
- 마이크로파·광 변환기를 통한 모듈 연결
초전도 방식의 중요한 과제는 큐비트 수가 늘어날 때 주파수 충돌과 누화, 냉각·제어장치의 복잡성이 함께 증가한다는 점입니다. 미래 경쟁력은 개별 큐비트 성능뿐 아니라 여러 논리 큐비트를 장시간 안정적으로 운영하는 시스템 능력에서 결정될 가능성이 있습니다.
이온트랩 하드웨어의 전망
이온트랩은 자연적으로 동일한 원자를 큐비트로 사용하며 높은 게이트 정확도와 긴 결맞음, 유연한 연결성을 제공할 수 있습니다. 차세대 시스템에서는 한 줄에 이온을 계속 추가하기보다 이온을 여러 저장·연산구역 사이에서 이동시키는 QCCD 구조가 중요해질 수 있습니다.
연산할 이온만 분리된 게이트 구역으로 이동시키면 다른 이온에 미치는 광학 누화를 줄일 수 있습니다. 여러 구역에서 게이트와 측정을 동시에 실행하면 이온 방식의 처리속도도 개선할 수 있습니다.
확장 과정에서는 이온 이동 중 발생하는 가열과 오류, 복잡한 레이저·광학장치와 초고진공 유지가 주요 과제입니다. 집적 광학과 소형화된 레이저, 트랩칩에 통합된 광자 검출기가 발전하면 시스템 크기와 정렬 부담을 줄이는 데 도움이 될 수 있습니다.
중성원자 하드웨어의 전망
중성원자는 광학집게로 많은 원자를 배열하고 계산 중 위치를 재구성할 수 있다는 특징을 가집니다. 원자를 저장구역과 얽힘구역, 판독구역 사이에서 이동시키는 구조는 오류수정에 필요한 복잡한 연결관계를 구현하는 데 활용될 수 있습니다.
원자 손실을 일반적인 알 수 없는 오류가 아니라 위치를 확인할 수 있는 소거오류로 처리하면 오류해독에 추가 정보를 제공할 수 있습니다. 중간회로에서 원자를 다시 준비하고 재사용하는 기술도 긴 계산을 수행하는 데 중요합니다.
앞으로는 원자 수뿐 아니라 리드베리 게이트 정확도와 비파괴 측정, 병렬 제어와 원자 재보충 속도가 중요한 평가기준이 될 가능성이 있습니다. 큰 배열을 만드는 것과 모든 원자를 논리연산에 사용할 수 있는 것은 구분해야 합니다.
광자 양자 하드웨어의 전망
광자 방식은 정보 전송과 모듈화에 유리하고 이동 중 결맞음 손실이 상대적으로 적다는 장점이 있습니다. 실리콘 포토닉스 생산공정을 활용해 광원과 도파로, 스위치와 단일광자 검출기를 대량으로 집적하는 방향이 연구되고 있습니다.
광자 방식에서는 광자 하나하나를 오래 저장하기보다 필요한 양자상태를 계속 생성하고 측정해 계산을 진행할 수 있습니다. 여러 광자를 융합해 큰 얽힘자원을 만드는 구조에서는 광원·검출기와 저손실 스위칭 네트워크가 핵심 하드웨어가 됩니다.
가장 중요한 과제는 누적 광손실입니다. 단일 부품의 손실이 작더라도 광원이 생성한 광자가 도파로와 스위치, 광섬유 결합부와 검출기를 차례로 지나면 전체 성공확률이 낮아질 수 있습니다. 각 부품의 성능과 대량생산 균일성을 함께 확보해야 합니다.
실리콘 스핀 큐비트 하드웨어의 전망
실리콘 스핀 큐비트는 크기가 작고 산업용 반도체 제조기술을 활용할 가능성이 있어 고밀도 집적의 후보로 평가됩니다. 300㎜ 웨이퍼 생산라인에서 양자점과 게이트 전극을 제작하고 여러 소자의 편차를 통계적으로 분석하는 연구도 진행되고 있습니다.
실리콘 방식의 핵심 과제는 작은 공간에 큐비트뿐 아니라 수많은 제어선과 판독회로를 배치해야 한다는 점입니다. 극저온 CMOS를 양자칩 가까이에 적층하는 칩렛형 구조가 중요한 발전방향이 될 수 있습니다.
동위원소가 정제된 실리콘과 낮은 잡음의 계면, 균일한 다층 게이트 공정도 필요합니다. 제조할 수 있는 양자점 수보다 각 양자점에 전자 한 개를 자동으로 넣고 터널결합을 짧은 시간에 조정하는 능력이 실제 확장성을 좌우할 수 있습니다.
차세대 하드웨어는 고전컴퓨터와 더 강하게 결합된다
양자컴퓨터가 발전할수록 고전컴퓨터의 역할이 줄어드는 것은 아닙니다. 오히려 오류수정과 보정, 회로 최적화와 작업분배를 실시간으로 수행하기 위해 더 강력한 고전 계산자원이 필요합니다.
- 양자 알고리즘에 필요한 입력 데이터 전처리
- 하드웨어 연결구조에 맞는 회로 변환
- 제어펄스 생성과 큐비트 보정
- 오류증후군의 실시간 해독과 피드백
- 양자 결과의 통계처리와 검증
- 여러 QPU와 고전 가속기 사이의 작업배분
차세대 시스템은 QPU가 독립적으로 모든 계산을 수행하는 장치보다 CPU와 GPU, 고성능컴퓨터가 QPU를 가속기로 사용하는 이종 컴퓨팅 구조에 가까울 수 있습니다. 양자와 고전 시스템 사이의 지연시간과 데이터 전달방식도 전체 성능지표에 포함해야 합니다.
자동화된 보정과 실시간 오류해독
큐비트 수가 적을 때는 연구자가 개별 주파수와 제어펄스를 직접 조정할 수 있습니다. 수천 개 이상의 물리적 큐비트를 반복적으로 보정하려면 자동화가 필요합니다.
장치의 상태를 지속적으로 측정하고 변화한 항목만 다시 조정하는 폐루프 보정이 중요해질 수 있습니다. 기계학습은 공정검사와 큐비트 튜닝, 오류해독의 후보를 빠르게 탐색하는 데 활용될 수 있지만 결과의 안정성과 계산지연을 함께 확인해야 합니다.
오류수정에서는 보조 큐비트를 측정한 직후 오류위치를 추정하고 다음 연산에 반영해야 합니다. 해독기가 지나치게 느리면 양자칩이 빠르더라도 전체 시스템의 처리량이 제한될 수 있습니다.
양자 하드웨어 제조산업의 변화
차세대 하드웨어는 실험실에서 개별 소자를 제작하는 단계에서 반복 가능한 산업형 생산공정으로 이동해야 합니다. 같은 설계의 큐비트를 여러 웨이퍼와 생산시점에서 균일하게 만들고 성능을 빠르게 검사할 수 있어야 합니다.
- 양자소자 전용 재료와 웨이퍼 공급망
- 초저손실 박막과 계면을 위한 공정관리
- 300㎜ 웨이퍼 기반의 반복 가능한 생산
- 극저온·광학 특성을 예측하는 웨이퍼 검사
- 양자 칩렛과 광섬유를 결합하는 첨단 패키징
- 냉각기와 레이저, 진공부품의 대량생산
- 측정결과를 공정조건에 연결하는 품질관리
일반 반도체 파운드리를 활용한다고 양자칩의 대량생산 문제가 즉시 해결되는 것은 아닙니다. 기존 생산라인에 새로운 초전도·광학재료와 극저온 특성, 양자성능 측정을 위한 공정규칙이 추가되어야 합니다.
전력과 냉각도 중요한 하드웨어 경쟁력이다
양자프로세서 자체의 소비전력이 작더라도 냉동기와 레이저, 진공펌프와 제어전자장치가 많은 전력을 사용할 수 있습니다. 시스템이 커지면 냉각용량과 장비 면적, 유지보수비용도 증가합니다.
초전도와 실리콘 방식에서는 극저온으로 전달되는 열을 줄이는 저전력 제어칩과 배선이 중요합니다. 이온과 중성원자 방식에서는 레이저 효율과 광학장치의 소형화, 안정적인 진공 유지가 운영비에 영향을 줄 수 있습니다.
따라서 미래 하드웨어를 비교할 때는 큐비트 하나의 소비전력이 아니라 냉각과 제어, 오류수정과 고전 계산을 포함한 전체 시스템의 에너지와 비용을 확인해야 합니다.
차세대 양자 하드웨어를 비교하는 기준
| 평가 기준 | 확인할 내용 |
|---|---|
| 논리 오류율 | 오류수정 후 한 연산주기에서 발생하는 오류 |
| 확장성 | 큐비트 증가 시 정확도와 제어성능이 유지되는가 |
| 연결성 | 필요한 큐비트 사이에 효율적으로 게이트를 실행할 수 있는가 |
| 처리량 | 초기화와 게이트, 측정·오류수정의 전체 속도 |
| 모듈 연결 | 원격 얽힘의 속도와 정확도, 손실 |
| 제조수율 | 생산된 소자 가운데 성능기준을 통과하는 비율 |
| 보정 부담 | 큐비트별 튜닝에 필요한 시간과 재보정 빈도 |
| 운영자원 | 전력과 냉각, 공간과 유지보수비용 |
| 전체 실행시간 | 문제 준비부터 검증된 결과까지 걸리는 시간 |
양자 하드웨어 전망에서 주의해야 할 오해
큐비트 수가 매년 늘면 실용화 시점을 계산할 수 있다는 오해
큐비트 수의 증가속도만 연장해 미래 성능을 예측하기는 어렵습니다. 오류율과 연결성, 제조수율과 제어·냉각능력이 함께 개선되어야 논리 큐비트를 늘릴 수 있습니다.
오류수정 실험이 곧 완전한 내결함성 컴퓨터라는 오해
특정 오류코드에서 논리오류가 감소한 것은 중요한 성과지만 범용 논리게이트와 긴 계산, 빠른 해독과 상태 재준비를 모두 수행하는 시스템과는 차이가 있습니다. 실험한 코드 크기와 오류수정 횟수, 지원한 연산을 확인해야 합니다.
기업 로드맵을 확정된 출시일로 해석하는 오해
기업 로드맵은 개발목표와 기술방향을 보여주는 자료입니다. 필요한 부품의 성능과 제조수율, 오류수정 통합과 시스템검증 결과에 따라 일정이 바뀔 수 있으므로 현재 실증된 성과와 미래 목표를 구분해야 합니다.
하나의 큐비트 방식이 모든 시장을 차지한다는 오해
빠른 연산과 긴 기억시간, 높은 집적도와 낮은 오류, 쉬운 통신을 하나의 물리적 큐비트가 모두 제공하기는 어렵습니다. 연산과 메모리·통신에 서로 다른 큐비트를 사용하는 하이브리드 구조가 발전할 가능성도 있습니다.
양자컴퓨팅 차세대 하드웨어 관련 주요 용어
| 용어 | 의미 |
|---|---|
| 물리적 큐비트 | 실제 양자장치에 구현된 기본 큐비트 |
| 논리 큐비트 | 여러 물리적 큐비트와 오류수정을 이용해 보호한 큐비트 |
| 오류 임계값 | 코드 크기를 키울 때 논리오류가 감소하기 위한 물리 오류의 기준 |
| 보손 큐비트 | 공진기나 빛의 넓은 상태공간에 정보를 부호화한 큐비트 |
| 양자 칩렛 | 서로 다른 양자·제어 기능을 작은 칩으로 나눠 패키지에서 결합한 구조 |
| 극저온 CMOS | 낮은 온도에서 큐비트를 제어·판독하도록 설계된 반도체 회로 |
| 양자 인터커넥트 | 양자칩이나 모듈 사이에서 양자정보와 얽힘을 전달하는 연결장치 |
| 양자 변환기 | 마이크로파와 광자처럼 서로 다른 형태의 양자신호를 변환하는 장치 |
| 실시간 해독기 | 오류증후군을 분석해 필요한 보정정보를 계산하는 고전 시스템 |
| 공동설계 | 큐비트와 오류코드, 제어·패키징과 소프트웨어를 함께 설계하는 방법 |
차세대 양자 하드웨어의 미래
양자컴퓨팅의 차세대 하드웨어는 물리적 큐비트를 더 많이 배치한 하나의 거대한 칩만을 의미하지 않습니다. 오류수정된 논리 큐비트와 여러 QPU를 연결하는 광자 네트워크, 3차원 패키징과 극저온 제어장치가 결합된 시스템으로 발전할 가능성이 큽니다.
초전도 큐비트는 산업형 제조와 3차원 집적, 이온트랩은 높은 정확도를 유지하는 다중구역 구조, 중성원자는 재구성 가능한 배열과 논리연산, 광자는 저손실 집적과 모듈 연결, 실리콘 스핀은 고밀도 제조와 극저온 제어 통합을 중심으로 발전할 수 있습니다.
이 가운데 어떤 기술이 실제 계산에서 우위를 가질지는 큐비트 수만으로 결정되지 않습니다. 논리 오류율과 전체 실행시간, 제조수율과 운영비용을 동일한 조건에서 비교해야 합니다.
앞으로의 핵심 질문은 가장 많은 큐비트를 만든 기업이 어디인지보다 얼마나 많은 고품질 논리연산을 안정적으로 실행할 수 있는지, 여러 모듈과 고전컴퓨터를 얼마나 효율적으로 연결할 수 있는지가 될 가능성이 큽니다. 차세대 양자 하드웨어 경쟁은 개별 큐비트의 경쟁에서 전체 시스템공학의 경쟁으로 이동하고 있습니다.