양자컴퓨팅 큐비트 제조는 웨이퍼에 회로를 새기는 작업만으로 끝나지 않습니다. 이 글은 설계·미세가공·패키징과 검사까지 제작 과정을 설명합니다. 제작 후 이온·원자 장치의 운영환경을 유지하는 방법은 진공 기술 글에서, 광자 방식의 활용처와 한계는 광자 큐비트 글에서 이어 볼 수 있습니다.
양자컴퓨팅 큐비트 제조 과정의 핵심 정리
양자컴퓨팅 큐비트의 제조 과정은 일반 반도체 칩처럼 회로를 설계하고 웨이퍼를 가공하는 단계로만 설명하기 어렵습니다. 초전도 큐비트와 실리콘 스핀 큐비트는 반도체 미세공정을 활용하지만, 이온트랩과 중성원자 방식에서는 실제 큐비트인 원자를 공장에서 제작하지 않습니다. 원자를 포획하고 제어하기 위한 전극칩과 진공장치, 레이저 시스템을 만드는 것이 제조의 중심이 됩니다.
광자 큐비트도 빛 자체를 미리 만들어 칩에 저장하는 것이 아닙니다. 광자를 생성하고 이동시키며 간섭·검출하는 광원과 도파로, 위상조절기와 단일광자 검출기를 집적한 광자회로를 제작합니다.
따라서 큐비트 제조는 물리적 소자 제작, 패키징, 냉각·진공·광학장치 조립과 성능 보정을 포함하는 시스템 구축 과정으로 이해해야 합니다. 웨이퍼에서 정상적으로 보이는 소자도 극저온이나 진공에서 양자상태를 안정적으로 유지하지 못하면 실제 계산용 큐비트로 사용할 수 없습니다.
| 구현 방식 | 실제로 제작하는 것 | 큐비트가 형성되는 시점 |
|---|---|---|
| 초전도 큐비트 | 초전도 회로와 조셉슨 접합 | 칩을 극저온으로 냉각한 뒤 양자 에너지 준위를 제어할 때 |
| 실리콘 스핀 | 반도체층과 미세 전극, 양자점 구조 | 전압으로 전자 한 개를 양자점에 가두고 스핀을 제어할 때 |
| 이온트랩 | 포획 전극과 진공·레이저 시스템 | 이온화한 원자를 진공에서 포획하고 내부상태를 초기화할 때 |
| 중성원자 | 광학집게와 진공·레이저 시스템 | 중성원자를 레이저로 포획해 배열한 뒤 상태를 준비할 때 |
| 광자 큐비트 | 광원, 도파로, 간섭계와 검출기 | 광자가 생성되고 경로·편광·시간 상태에 정보가 부호화될 때 |
큐비트 제조는 설계에서 시작된다
큐비트를 만들기 전에는 어떤 물리적 구조를 사용할지 설계해야 합니다. 초전도 프로세서라면 큐비트의 위치와 모양, 판독 공진기, 결합기와 마이크로파 제어선의 배치를 결정합니다. 실리콘 스핀 방식에서는 전자를 가둘 양자점과 전압을 인가할 게이트 전극, 전하센서와 판독 구조를 설계합니다.
설계 과정에서는 큐비트 하나만 정상적으로 작동하는지 확인하는 것으로 충분하지 않습니다. 인접한 큐비트와 의도한 상호작용을 만들 수 있는지, 제어신호가 다른 큐비트에 누화를 발생시키지 않는지, 패키지와 냉각기 안에서 모든 선을 연결할 수 있는지 함께 검토해야 합니다.
- 큐비트의 작동 주파수와 목표 결맞음 시간 설정
- 단일·다중 큐비트 게이트에 필요한 결합구조 설계
- 판독 공진기와 센서 배치
- 제어선과 접지, 차폐구조 설계
- 제조공정에서 허용되는 최소 선폭과 간격 반영
- 패키징과 극저온 배선을 고려한 입출력 위치 결정
- 공정 편차를 측정할 시험구조 배치
설계가 끝나면 전자기장과 열, 응력과 광학특성을 시뮬레이션합니다. 특정 구조가 계산상으로는 잘 작동하더라도 실제 공정에서 만들기 어렵거나 작은 치수 편차에 지나치게 민감하다면 설계를 수정해야 합니다.
기판과 양자재료를 준비하는 과정
칩 기반 큐비트는 표면이 매우 깨끗하고 결함이 적은 기판에서 제작됩니다. 초전도 큐비트에는 고저항 실리콘이나 사파이어 등이 사용될 수 있으며, 그 위에 알루미늄과 니오븀 같은 초전도 금속을 형성합니다.
실리콘 스핀 큐비트에서는 재료 내부의 핵스핀이 전자스핀에 잡음으로 작용할 수 있습니다. 이를 줄이기 위해 핵스핀이 없는 실리콘-28의 비율을 높인 동위원소 정제층을 사용하는 연구가 진행됩니다. 실리콘·산화막 계면이나 실리콘·실리콘게르마늄 이종접합의 품질도 전하 잡음과 양자점의 균일성에 영향을 줍니다.
광자칩은 실리콘, 실리콘나이트라이드와 같은 재료를 이용해 빛이 이동하는 도파로를 만듭니다. 광자 생성과 빠른 스위칭, 단일광자 검출에 필요한 기능을 추가하기 위해 서로 다른 광학·초전도 재료를 하나의 공정에 통합하기도 합니다.
양자소자는 표면과 계면의 작은 오염에도 민감할 수 있습니다. 기판 세정과 산화막 형성, 박막 증착 과정에서 생긴 미세한 결함이 에너지를 흡수하거나 전기적 잡음을 만들어 결맞음 시간을 줄일 수 있기 때문입니다.
클린룸에서 진행되는 기본 미세가공 단계
초전도·실리콘·광자 큐비트의 칩은 주로 반도체 클린룸에서 제작됩니다. 클린룸은 공기 중 입자와 온도, 습도를 관리해 먼지와 오염이 미세회로에 들어가는 것을 줄이는 시설입니다.
- 웨이퍼 세정: 표면의 유기물과 금속오염, 자연산화막을 공정에 맞게 제거합니다.
- 박막 증착: 금속과 절연막, 초전도체와 광학재료를 웨이퍼에 형성합니다.
- 감광막 도포: 빛이나 전자빔에 반응하는 감광재료를 얇게 입힙니다.
- 노광: 설계된 회로 패턴을 광학장비 또는 전자빔으로 감광막에 전사합니다.
- 현상: 노광된 감광막의 특정 부분을 제거해 공정용 마스크를 만듭니다.
- 식각 또는 리프트오프: 불필요한 재료를 제거하거나 필요한 위치에만 금속을 남깁니다.
- 세정과 검사: 공정 잔여물을 제거하고 선폭과 막 두께, 결함을 측정합니다.
- 반복 적층: 여러 층의 전극과 절연막, 배선을 만들기 위해 공정을 반복합니다.
일반 반도체 공정과 비슷한 장비를 사용하더라도 재료와 목표 성능은 다를 수 있습니다. 양자칩은 가장 작은 선폭만을 추구하기보다 에너지 손실과 표면 결함, 자성오염과 공정 편차를 줄이는 것이 더 중요한 경우가 있습니다.
초전도 큐비트는 어떻게 제조될까
초전도 큐비트는 칩 위에 형성한 공진회로와 조셉슨 접합을 이용합니다. 조셉슨 접합은 두 개의 초전도 전극 사이에 매우 얇은 절연장벽을 넣은 구조입니다. 이 접합이 회로에 비선형성을 제공해 특정 두 에너지 상태를 큐비트로 제어할 수 있게 합니다.
초전도 회로와 공진기 형성
먼저 실리콘이나 사파이어 기판에 초전도 금속막을 증착합니다. 포토리소그래피와 식각을 이용해 커패시터 패드와 공진기, 접지면, 제어선과 판독선을 형성합니다.
이 구조의 모양과 크기는 큐비트 주파수와 전자기장 분포에 영향을 줍니다. 모서리와 계면에 전기장이 지나치게 집중되면 표면 결함으로 인한 에너지 손실이 커질 수 있어 재료와 형상을 함께 최적화합니다.
조셉슨 접합 제작
연구용 공정에서는 전자빔 리소그래피로 매우 작은 접합 패턴을 만든 뒤 알루미늄을 서로 다른 각도에서 증착하는 방식이 사용될 수 있습니다. 첫 번째 알루미늄층을 형성하고 표면을 정밀하게 산화시켜 얇은 산화알루미늄 장벽을 만든 다음 두 번째 전극을 증착합니다.
산업형 공정에서는 광학노광과 식각을 이용해 아래·위 전극이 겹치는 접합을 만들기도 합니다. 절연장벽의 두께와 접합면적이 조금만 달라져도 임계전류와 큐비트 주파수가 변할 수 있어 산화조건과 선폭을 정밀하게 관리해야 합니다.
절단과 패키징
웨이퍼 공정이 끝나면 전기적 시험과 현미경 검사를 거쳐 웨이퍼를 개별 다이로 절단합니다. 선택한 양자칩을 패키지에 고정하고 와이어 본딩이나 초전도 범프를 이용해 제어·판독 회로와 연결합니다.
큐비트 수가 증가하면 칩 가장자리에서만 배선을 연결하기 어렵습니다. 양자칩과 배선용 인터포저를 수직으로 적층하거나 관통전극과 플립칩 결합을 사용하는 3차원 패키징이 필요한 이유입니다.
실리콘 스핀 큐비트는 어떻게 제조될까
실리콘 스핀 큐비트는 칩에 큐비트 모양을 직접 새기기보다 미세한 게이트 전극으로 전자 한 개가 갇히는 전위공간을 만듭니다. 이 공간을 양자점이라고 하며 전자의 스핀 상태를 양자정보로 사용합니다.
- 동위원소가 정제된 실리콘층 또는 실리콘·실리콘게르마늄 구조를 성장시킵니다.
- 깨끗한 실리콘·산화막 계면과 절연층을 형성합니다.
- 광학 또는 전자빔 리소그래피로 미세한 게이트 전극을 만듭니다.
- 여러 층의 전극을 절연막으로 분리하며 겹쳐 배치합니다.
- 전자 저장영역과 터널장벽, 인접 양자점 사이의 결합을 제어하도록 설계합니다.
- 전하상태를 확인할 단전자 트랜지스터나 고주파 판독구조를 추가합니다.
- 칩을 절단하고 극저온용 패키지와 제어전자장치에 연결합니다.
칩을 제작한 시점에는 양자점 안에 원하는 수의 전자가 자동으로 들어가 있는 것이 아닙니다. 극저온에서 여러 게이트 전압을 조정해 전자 수를 한 개 수준까지 줄이고, 각 양자점의 화학퍼텐셜과 터널결합을 맞춰야 합니다.
이 과정은 소자마다 조금씩 다를 수 있습니다. 대규모 실리콘 큐비트를 실현하려면 공정 편차를 줄이는 것뿐 아니라 수많은 게이트 전압을 자동으로 조정하는 튜닝 기술도 필요합니다.
광자 큐비트 칩은 어떻게 만들어질까
광자 큐비트 플랫폼은 빛을 생성하고 이동시키며 간섭·검출하는 기능을 칩에 통합하는 방향으로 제조됩니다. 실리콘 포토닉스 공정을 활용하면 하나의 웨이퍼에 도파로와 방향성 결합기, 간섭계와 위상조절기를 반복적으로 제작할 수 있습니다.
- 광자 생성부: 펌프 레이저로 상관된 광자쌍이나 단일광자를 생성합니다.
- 도파로: 빛을 칩 내부의 필요한 위치로 전달합니다.
- 결합기와 간섭계: 광자의 경로를 나누고 다시 결합해 양자상태를 조작합니다.
- 위상조절기: 열이나 전기장을 이용해 빛의 위상을 변경합니다.
- 필터: 강한 펌프광과 불필요한 파장을 제거합니다.
- 단일광자 검출기: 도착한 광자를 전기적인 측정신호로 변환합니다.
- 광섬유 결합부: 칩과 외부 광학망 사이에서 광자를 전달합니다.
광자회로에서는 작은 전파 손실도 여러 부품을 지나며 누적됩니다. 도파로 표면의 거칠기와 광섬유 정렬오차, 광원과 검출기의 효율을 제조 단계부터 관리해야 합니다.
광자 검출기를 칩에 함께 집적하는 경우에는 실리콘 광학공정에 초전도 나노와이어와 금속배선 등의 별도 재료가 추가될 수 있습니다. 완성된 다이는 광섬유 어레이와 전자회로, 방열구조를 정밀하게 정렬해 패키징하며 검출기의 종류에 따라 저온에서 작동시킵니다.
이온트랩 큐비트에서는 무엇을 제조할까
이온트랩에서 큐비트는 자연에 존재하는 원자의 내부상태입니다. 제조공정에서 원자를 만드는 것이 아니라 이온을 안정적으로 가두고 이동시키며 제어할 장치를 제작합니다.
전통적인 이온트랩은 정밀하게 가공한 전극과 진공 챔버로 구성됩니다. 확장성을 높이기 위해 반도체 미세가공으로 평면 전극을 배열한 표면전극 트랩칩도 제작됩니다. 칩에는 이온을 포획할 전기장을 만드는 고주파·직류 전극과 이온을 이동시키는 여러 구역이 포함될 수 있습니다.
- 이온 종과 에너지 준위, 게이트 방식을 결정합니다.
- 전기장 시뮬레이션으로 트랩 전극과 이동경로를 설계합니다.
- 기판에 금속 전극과 절연층, 제어배선을 미세가공합니다.
- 필요하면 광자 검출기와 광학부품을 트랩칩에 통합합니다.
- 트랩칩을 초고진공 챔버에 설치하고 전극선을 연결합니다.
- 원자 공급원을 이용해 원자를 방출하고 이온화합니다.
- 전기장으로 이온을 포획한 뒤 레이저로 냉각하고 상태를 초기화합니다.
- 레이저 주파수와 전극전압을 조정해 게이트와 판독을 보정합니다.
트랩 전극 표면의 오염과 전기장 잡음은 이온의 운동상태를 가열할 수 있습니다. 진공 누설과 레이저 주파수의 불안정, 광학정렬 변화도 성능에 영향을 주므로 장치 조립 후의 진공처리와 광학 보정이 중요합니다.
중성원자 큐비트는 어떻게 배열될까
중성원자 방식도 원자를 제조하지 않습니다. 레이저 냉각과 광학집게를 이용해 원자를 진공에서 포획하고 원하는 격자에 배치합니다. 원자 하나를 가둘 정도로 레이저를 강하게 집속하는 고개구수 광학계가 핵심 구성요소입니다.
- 진공 챔버와 원자 공급원, 레이저 입출력 창을 제작합니다.
- 원자를 감속하고 냉각하는 레이저 시스템을 구성합니다.
- 공간광변조기나 음향광학장치로 여러 광학집게를 만듭니다.
- 냉각된 원자를 광학집게에 확률적으로 포획합니다.
- 형광촬영으로 원자가 채워진 위치와 빈자리를 확인합니다.
- 원자를 이동시켜 결함이 적은 목표 배열을 구성합니다.
- 추가 레이저로 큐비트 상태를 초기화하고 단일 큐비트 연산을 수행합니다.
- 리드베리 여기로 원자 사이의 상호작용을 만들어 얽힘 게이트를 보정합니다.
중성원자 큐비트에서는 동일한 원자를 사용하므로 반도체 소자와 같은 제조 편차가 상대적으로 작을 수 있습니다. 그러나 원자를 안정적으로 포획할 광학장치와 레이저의 세기·주파수 균일성, 배열 전체의 측정 정확도를 확보해야 합니다.
원자 배열이 크다는 사실만으로 계산 준비가 끝나는 것도 아닙니다. 원자 손실과 빈자리, 위치에 따른 레이저 세기 차이를 확인하고 실제 게이트에 사용할 수 있는 원자를 선별해야 합니다.
웨이퍼가 완성돼도 양자컴퓨터가 아닌 이유
일반 반도체는 웨이퍼 검사와 패키징을 거쳐 정해진 전압에서 작동 여부를 확인할 수 있습니다. 양자칩은 여기에 극저온과 진공, 전자기 차폐와 정밀 제어장치가 추가됩니다.
초전도 큐비트는 희석냉동기의 가장 낮은 온도단에 설치되며 입력선에는 감쇠기와 필터가 배치됩니다. 출력선에는 매우 작은 판독신호를 증폭하기 위한 저온 증폭기와 차단기 등이 사용됩니다.
실리콘 스핀 큐비트 역시 낮은 온도에서 전자 하나를 안정적으로 가둬야 하며 많은 직류·고주파 신호를 전달해야 합니다. 이온과 중성원자는 초고진공 챔버와 여러 파장의 레이저, 정밀 광학계와 영상장치가 필요합니다.
결국 양자프로세서는 칩 하나가 아니라 칩과 패키지, 냉각·진공장치, 제어전자장치와 소프트웨어가 결합된 시스템입니다. 제조 경쟁력도 웨이퍼 수율뿐 아니라 완성된 시스템을 안정적으로 조립하고 운영하는 능력으로 평가해야 합니다.
완성된 큐비트를 검사하는 방법
양자칩은 공정 중간과 웨이퍼 완성 후, 패키징 후와 실제 작동환경에서 여러 차례 검사됩니다. 실온에서 전극이 단선되거나 단락됐는지 확인할 수 있지만 결맞음과 양자게이트 성능은 실제 작동온도에서 측정해야 합니다.
| 검사 단계 | 주요 확인 항목 |
|---|---|
| 공정 중 검사 | 박막 두께, 선폭, 식각 깊이와 입자·결함 |
| 웨이퍼 검사 | 전극 저항, 접합 특성, 광학손실과 소자 균일성 |
| 패키지 검사 | 접속 상태, 임피던스, 광섬유 정렬과 열접촉 |
| 저온·진공 검사 | 누설, 잡음, 공진주파수와 작동 안정성 |
| 큐비트 특성검사 | 완화시간, 결맞음 시간, 판독 정확도 |
| 게이트 검사 | 단일·다중 큐비트 게이트 오류와 누화 |
| 시스템 검사 | 동시 제어, 반복성, 장시간 안정성과 전체 프로그램 성능 |
큐비트가 많아지면 모든 큐비트를 순차적으로 검사하는 데 많은 시간이 필요합니다. 웨이퍼 단계에서 불량 가능성이 큰 다이를 선별하고 자동 측정과 통계 분석을 이용해 공정조건과 성능의 관계를 찾는 작업이 중요해집니다.
보정도 제조 과정의 일부로 봐야 하는 이유
큐비트는 동일한 설계로 제작해도 실제 주파수와 결합세기, 판독조건이 조금씩 달라질 수 있습니다. 따라서 장치를 설치한 뒤 각 큐비트의 작동점을 찾아 제어펄스를 조정해야 합니다.
- 큐비트의 공진 또는 전이 주파수 탐색
- 원하는 회전을 만드는 펄스 세기와 길이 조정
- 두 큐비트 게이트의 결합시간과 위상 보정
- 판독신호의 기준점과 임계값 설정
- 주변 큐비트에 발생하는 누화 측정
- 시간에 따른 주파수 변화와 장치 드리프트 추적
- 오류가 큰 큐비트를 우회하도록 회로 매핑
실리콘 양자점은 전자 수와 터널장벽을 맞추는 튜닝이 필요하고 원자 방식은 레이저 주파수와 세기, 전기장과 원자 위치를 보정해야 합니다. 광자회로는 간섭계의 위상과 광원 파장, 검출기 효율을 맞춥니다.
이러한 보정값은 온도와 시간, 장치상태에 따라 달라질 수 있습니다. 대규모 양자컴퓨터에서는 인공지능과 자동화 알고리즘으로 수많은 보정항목을 관리하는 기술이 제조수율만큼 중요해질 수 있습니다.
큐비트 제조에서 자주 발생하는 결함
| 결함 또는 편차 | 발생할 수 있는 영향 |
|---|---|
| 금속·절연막 계면 결함 | 양자 에너지 손실과 결맞음 감소 |
| 조셉슨 장벽 두께 편차 | 초전도 큐비트 주파수와 임계전류 변화 |
| 전극 선폭과 위치 편차 | 양자점 형성과 큐비트 결합의 불균일 |
| 표면 거칠기 | 광자 산란과 도파로 손실 증가 |
| 입자와 공정 잔여물 | 누설전류, 전하 잡음과 단락 발생 |
| 패키지 접속 불량 | 신호 손실과 반사, 불안정한 판독 |
| 광학 정렬오차 | 원자 포획과 광섬유 결합 효율 저하 |
| 진공 누설 | 원자 충돌과 포획수명 감소 |
불량 원인은 개별 공정에서 독립적으로 발생하지 않을 수 있습니다. 예를 들어 기판 세정과 금속 증착, 식각 후 세정이 모두 계면 품질에 영향을 줄 수 있습니다. 패키지에서 발생한 기계적 응력이나 열변형이 칩의 특성을 바꾸는 경우도 고려해야 합니다.
큐비트를 대량생산하기 어려운 이유
하나의 큐비트를 실험실에서 만드는 것과 수많은 큐비트를 균일하게 생산하는 것은 다른 문제입니다. 대량생산에서는 웨이퍼 중앙과 가장자리, 서로 다른 생산시점에서도 비슷한 특성이 재현되어야 합니다.
- 양자성능에 영향을 주는 미세결함을 공정 중 직접 확인하기 어렵습니다.
- 실온 전기검사만으로 극저온의 결맞음 시간을 예측하기 어렵습니다.
- 큐비트 수가 증가하면 제어선과 판독선도 함께 증가합니다.
- 좋은 다이를 선별하기 위한 극저온 검사가 오래 걸릴 수 있습니다.
- 패키징과 냉각기, 레이저 시스템도 같은 규모로 확장해야 합니다.
- 물리적 큐비트가 정상이어도 게이트와 판독 오류가 기준을 넘을 수 있습니다.
- 오류수정에는 다수의 균일한 물리적 큐비트가 필요합니다.
반도체 생산라인을 이용하면 반복성과 자동화를 높일 가능성이 있지만 기존 CMOS 공정을 그대로 적용한다고 모든 문제가 해결되는 것은 아닙니다. 새로운 초전도·광학재료와 극저온 특성, 양자소자에 맞는 별도의 공정규칙과 검사기준이 필요합니다.
일반 반도체 제조와 큐비트 제조의 차이
| 구분 | 일반 반도체 칩 | 양자컴퓨팅 큐비트 |
|---|---|---|
| 주요 목표 | 스위칭 속도, 집적도와 소비전력 | 결맞음, 게이트·판독 정확도와 집적도 |
| 작동환경 | 상온 중심 | 극저온 또는 초고진공·레이저 환경 |
| 결함의 영향 | 회로 동작과 수율 저하 | 양자상태 손실과 오류 증가 |
| 완성품 범위 | 패키지된 반도체 칩 | 칩·냉각·진공·제어시스템의 결합체 |
| 출하 검사 | 전압과 기능, 속도 검사 | 결맞음과 게이트, 판독·누화 검사 |
| 개별 조정 | 상대적으로 제한적 | 큐비트별 작동점과 펄스 보정 필요 |
다만 두 산업이 완전히 분리된 것은 아닙니다. 리소그래피와 증착, 식각, 계측과 공정통계, 3차원 적층기술은 양자칩의 확장에도 중요한 기반입니다. 반도체 산업의 장비와 품질관리 경험을 양자소자의 특성에 맞게 수정하는 방향이 검토되고 있습니다.
큐비트 제조 관련 주요 용어
| 용어 | 의미 |
|---|---|
| 웨이퍼 | 여러 반도체·양자소자를 동시에 제작하는 원형 기판 |
| 리소그래피 | 빛이나 전자빔을 이용해 미세한 회로 패턴을 전사하는 공정 |
| 박막 증착 | 금속과 절연체, 초전도체 등의 얇은 층을 기판에 형성하는 과정 |
| 식각 | 회로 패턴에 따라 불필요한 재료를 제거하는 공정 |
| 조셉슨 접합 | 두 초전도 전극 사이에 얇은 절연장벽을 형성한 구조 |
| 양자점 | 전자 한 개 또는 소수의 전자를 가둘 수 있는 미세한 전위공간 |
| 다이 | 웨이퍼에서 절단한 개별 칩 조각 |
| 인터포저 | 양자칩과 외부 배선 또는 다른 칩을 연결하는 중간기판 |
| 와이어 본딩 | 가느다란 금속선으로 칩과 패키지 전극을 연결하는 방법 |
| 극저온 검사 | 큐비트의 실제 작동온도에서 성능을 측정하는 시험 |
| 공정수율 | 제작된 소자 가운데 기준을 만족하는 소자의 비율 |
| 큐비트 보정 | 주파수와 제어펄스, 판독조건을 개별 큐비트에 맞추는 과정 |
큐비트 제조 기술의 미래
큐비트 제조는 설계도에 따라 양자칩을 찍어내는 단일 공정이 아닙니다. 초전도 방식은 초전도 회로와 조셉슨 접합, 실리콘 방식은 동위원소 정제층과 미세 전극, 광자 방식은 광원과 도파로·검출기의 집적이 핵심입니다. 이온과 중성원자 방식에서는 원자를 포획하고 제어하는 진공·전극·광학시스템이 제조의 중심이 됩니다.
또한 칩 가공이 끝났다고 큐비트 제조가 완료되는 것도 아닙니다. 패키징과 극저온 또는 진공장치 조립, 제어신호 연결, 개별 튜닝과 게이트 성능검사를 통과해야 실제 양자프로세서로 사용할 수 있습니다.
앞으로는 더 큰 웨이퍼와 자동화된 공정, 3차원 패키징과 극저온 전자회로가 활용될 가능성이 있습니다. 원자 기반 장치에서는 집적광학과 소형 레이저, 자동 광학정렬이 시스템 확장에 중요한 역할을 할 수 있습니다.
대량생산의 핵심은 물리적 큐비트 수를 늘리는 것만이 아닙니다. 서로 비슷한 특성의 큐비트를 높은 수율로 만들고 짧은 시간에 검사·보정해 오류수정 가능한 논리 큐비트로 연결해야 합니다. 큐비트 제조 경쟁은 결국 재료와 미세공정, 패키징, 제어와 소프트웨어 자동화를 하나의 생산체계로 통합하는 경쟁이 될 가능성이 큽니다.
제조 근거: IBM Quantum의 300mm 웨이퍼 공정 소개와 CMOS 파일럿 라인에서 초전도 큐비트를 제작한 연구 논문은 초전도 방식의 실제 제조 사례입니다. 본문에서 다루는 광자·이온·중성원자 방식까지 동일한 공정을 적용한다는 뜻은 아니며, 이 글은 필자의 직접 제조 기록이 아닌 공개 자료를 정리한 설명입니다.